This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

```
of FITE 347: JAPIO Oct 1976-2000/May/UPDATED 000915)
         (c) 2000 JPO & JAPIO
        Set Items Description
        --- ----
  lss pn=11214312
        31 1 PN=11214312
  lt sl/1/1
   1 14/1
  Fir DIALOG(R) File 347: JAPIO|
  11- (b) 2000 JPO & JAPIO. All prs. reserv.;
  II- APPARATUS FOR MANUFACTURING SEMICONDUCTOR
  PG- 11 -214312 -JP 11214312 A-
  FC- Adgust 06, 1999 (19990806)
  AU- MATSUO HIROAKI
  FAR BONY CORP
  Aur 10-012497 - JP 9812497-
  Mi- January 26, 1998 (19980126)
  2011-121/205; 0200-016/44; H011-021/285
  Ass. PROBLEM TO BE SCLVED: To prevent metal contamination within a reaction
       system using a gas having a characteristic to cause shoresion of a
       metal material, by covering the surface of a constituent part made of
       a metal material, of constituent parts to be in contain with the gas
       having a characteristic to cause corrosion of a metal material, with
       a covering part made of an anticorrosive material. 2 AUTION: A cover.
       plate 115 as a covering part is applied to one end sistage of a
       flange part 114a of a port flange 114 and an inner cicoumferential
       surface of a flange part 112a of a tube receiving flange 112. A cover
       plate 115 as a covering part is applied to one end surface of a
       setting part 114c of the port flange 114. The cover plates 115 and
       116 are made of an anticorrosive material such as quartz or the like.
       Thus, generation of rust on the tube receiving flange 112, the port
       flange 114 and the like due to a halogen-based gas and a by-product
       thereof remaining after chemical reaction can be
       prevented. COPYRIGHT: (C)1999, JPO
 ?
 ?ss pn=(7118443 or 5182923 or 7099321 or 9017729 or 10149984 or 9148246 or
 10116989 or 5090191 or 9007911 or 11017185)
       S2
               1 PN=7118443
       S3
                1 PN=5182923
       S4
               1 PN=7099321
       S5
               1 PN=9017729
       S6
               1 PN=10149984
       S7
               1 PN=9148246
       S8
               1 PN=10116989
       S9
               1 PN=5090191
               1 PN=9007911
      S10
      S11
               1 PN=11017185
      S12
               10 PN=(7118443 OR 5182923 OR 7099321 OR 9017729 OR 10149984
                  OR 9148246 OR 10116989 OR 5090191 OR 9007911 OR 11017185)
 ?t s12/4/all
 12/4/1
 FN- DIALOG(R) File 347: JAPIO
 CZ- (c) 2000 JPO & JAPIO. All rts. reserv.
TI- LIQUID CRYSTAL DISPLAY AND ITS MANUFACTURE
 PN- 11 -017185 -JP 11017185 A-
 PD- January 22, 1999 (19990122)
AU- KAWACHI GENSHIROU; OKUBO TATSUYA; MIMURA AKIO; SHINAGAWA TAKAAKI
```

AN- 09-164077 -JP 97164077AD- June 20, 1997 (19970620)
H01L-029/786; H01L-021/336; G02F-001/136; H01L-027/12
AB- PROBLEM TO BE SOLVED: To simplify the processes of the manufacturing method of a TFT liquid crystal display, by so forming continuously its films as to take out its substrate from a vacuum equipment as infrequent as possible. SOLUTION: After on a glass substrate 1 a

method of a TFT liquid crystal display, by so forming continuously its films as to take out its substrate from a vacuum equipment as infrequent as possible. SOLUTION: After on a glass substrate 1 a bedding insulation film 2, a semiconductor film 30 recrystallized by heating, a gate insulation film 20, and a gate electrode 10 are formed continuously in a vacuum equipment, the gate electrode 10 and gate insulation film 20 are patterned simultaneously to form thereafter impurity regions 31 in the semiconductor film 30. In this way, by processing consistently in vacuum a plurality of film forming processes, the productivity of a liquid crystal display is improved to make realizable its low cost. Also, since the semiconductor film 30 is never exposed to the atmosphere before and after its recrystallized process by heating, a transistor having a good characteristic can be manufactured with a good repeatability. COPYRIGHT: (C)1999, JPO

12/4/2

PA- HITACHI LTD

FM- DIALOG(R) File 347: JAPIOI

CZ- (c) 2000 JPO & JAPIO. All rts. reserv.

TI- METHOD AND DEVICE FOR FORMING POLYCRYSTALLINE SILICON

PN- 10 -149984 -JP 10149984 A-

PD- June 02, 1998 (19980602)

AU- ISHIKAWA MICHIO; ITO KAZUYUKI; HASHIMOTO YUKINORI; YONEZAKI TAKESHI; TOGAWA ATSUSHI; OTA YOSHIFUMI

PA- ULVAC JAPAN LTD [352286] (A Japanese Company or Corporation), JP (Japan)

AN- 08-309497 -JP 96309497-

AD- November 20, 1996 (19961120)

IC- -6- H01L-021/20; H01L-029/786; H01L-021/336

CL- 42.2 (ELECTRONICS -- Solid State Components); 36.1 (LABOR SAVING DEVICES -- Industrial Robots)

KW- R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096
 (ELECTRONIC MATERIALS -- Glass Conductors)

AB- PROBLEM TO BE SOLVED: To provide a method by which such polycrystalline silicon that is suitable for the manufacture of a polycrystalline silicon thin film transistor having large field effect mobility can be formed efficiently and a device which can adequately implement the method.

SOLUTION: In a polycrystalline silicon forming method which includes a crystallizing processes for crystallizing an amorphous silicon film formed on a substrate 2 through laser annealing by irradiating the film with a laser beam in a sealed airtight chamber 12, the inside of the chamber 12 is maintained in such an atmosphere that the pressure is maintained between 0.1Torr and below the manimum and pressure of the chamber 12 and at least one kind of gas selected from among a hydrogen gas, a nitrogen gas, and an inert gas is made to flow in the chamber 12. The polycrystalline silicon formed in the chamber 12 while the chamber is maintained in the above-mentioned atmosphere is continual treated with hydrogen plasma without exposing the silicon to the atmosphere.

最終頁に続く

(19)日本国特許庁 (JP) < (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-99321

(43)公開日 平成7年(1995)4月11日


	=				
(51) Int.Cl. ^a H 0 1 L	29/786	識別記号	庁内整理番号	F I	技術表示箇所
	21/20 21/205		8122-4M		
			9056-4M 9058-4M	H01L 29/78	311 Y 311 G
			普 全 間 求	未請求 請求項の数17 FD) (全 17 頁) 最終頁に続く

(21)出顧番号 特願平5-273051 (71) 出顕人 000002185 ソニー株式会社 (22)出廣日 平成5年(1993)10月5日 東京都品川区北品川6丁目7番35号 (72)発明者 原 昌輝 (31) 優先権主張番号 特願平5-148470 東京都品川区北品川6丁目7番35号 ソニ (32)優先日 平5 (1993) 5月27日 一株式会社内 (33)優先権主張国 日本(JP) (72)発明者 佐野 直樹 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (72)発明者 鮫島 俊之 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (74)代理人 弁理士 杉浦 正知

(57) 【要約】

【目的】 清浄で高品質な半導体/絶縁膜界面を形成 し、あるいは電気伝導度の大きな変化を生じることなく 半導体薄膜を水素化することにより、高性能かつ高信頼 性の薄膜半導体素子を良好な均一性で製造する。

【楠成】 ウェハー上に形成されたa‐Si:H薄膜をレーザアニール室C。内でレーザ光の照射により溶融再結晶化して多結晶Si薄膜を形成した後、大気にさらすことなくウェハーをCVD室C。内に煅送し、このCVD室C。内で多結晶Si薄膜の清浄な表面上にゲート絶縁膜を形成する。また、a‐Si:H薄膜をレーザアニール室C。内で溶解再結晶にして多結晶Si薄膜を形成した後、大気にさらすことなくウェハーを水素化室内に锻送し、この水素化室内で多結晶Si薄膜をプラズマ水素化する。



- 1 -

【特許請求の範囲】

【請求項1】 基板上に形成された半導体薄膜の少なく とも表面層を減圧下または不活性ガス雰囲気中で溶融再 結晶化し、

【請求項2】 基板上に形成された半導体薄膜の少なく とも表面層を減圧下または不活性ガス雰囲気中で溶融再 結晶化し、

上記為融再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま、上記溶配再結晶低された上記半導体薄膜を水素化する工程に移るようにしたことを特徴とする薄膜半導体素子の製造方法。

【請求項3】 基板上に形成された半導体薄膜の少なく とも表面層を減圧下または不活性ガス雰囲気中で溶融再 結晶化し、

上記済族再結晶化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま、上記容融再結晶化された上記半導体薄膜を水素化する工程に移り、

上記容融再結晶化された上記半導体薄膜を水素化した 後、上記容融再結晶程および水素化された上記半導体薄 膜が形成された上記基板を減圧下または不活性ガス雰囲 気中に保持したまま、上記容融再結晶低および水素化さ れた上記半導体薄膜上に絶縁膜を形成する工程に移るよ うにしたことを特徴とする薄膜半導体素子の製造方法。

【請求項4】 上記半導体薄膜に光を照射することにより上記録無精體化を行うようにしたことを特徴とする 請求項1、2または3記載の薄膜半導体素子の製造方 法。

【請求項5】 上記光はレーザ光であることを特徴とする請求項4記載の薄膜半導体素子の製造方法。

【請求項6】 プラズマCVD法により上記絶縁膜を形成するようにしたことを特徴とする請求項1、3、4または5記載の薄膜半導体素子の製造方法。

【請求項7】 上記浴廠再結婚後された上記半導体薄膜が形成された上記基板を励起された水素ガス雰囲気中に保持することにより上記溶融再結婚後された上記半導体薄膜を水素化するようにしたことを特徴とする請求項2、3、4または5記載の薄膜半導体素子の製造方法。

【請求項8】 上記裕融再結晶化された上記半導体薄膜が形成された上記基板を10mTorr以下の圧力の水 素ガス雰囲気中に保持し、上記水素ガスを電子サイクロトロン共鳴を用いて励起し、上記励起された上記水素ガスを用いて上記浴融票結晶化された上記半導体薄膜を水 素化するようにしたことを特徴とする請求項2、3、4 または5記載の薄膜半導体素子の製造方法。

【請求項9】 基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、

05 上記器被再為損化された上記半導体薄膜上に絶縁膜を形成するための第2の処理室とを有し、

上記答案再結構化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第1の処理室から上記第2の処理室に移すように

10 構成されていることを特徴とする薄膜半導体素子の製造装置。

【請求項10】 基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融 再結晶化するための第1の処理室と、

15 上記論被再結構化された上記半導体薄膜を水素化するための第3の処理室とを有し、

上記録機構構成整された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第1の処理室から上記第3の処理室に移すように

20 構成されていることを特徴とする薄膜半導体素子の製造装置。

【請求項11】 基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、

25 上記容極期結晶低された上記半導体薄膜を水素化するための第3の処理室と、

上記器機再結晶性および水素化された上記半導体薄膜上 に絶縁膜を形成するための第2の処理室とを有し、

上記報告結晶とされた上記半導体薄膜が形成された上 30 記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第1の処理室から上記第3の処理室に移すとともに、上記を被再結構とおよび水素化された上記半導体薄膜が形成された上記基板を減圧下または不活性ガス雰囲気中に保持したまま上記第3の処理室から上記第2の処 35 理室に移すように構成されていることを特徴とする薄膜半導体素子の製造装置。

【請求項12】 上記半導体薄膜に光を照射することにより上記溶凝膜結晶指を行うようにしたことを特徴とする請求項9、10または11記載の薄膜半導体素子の製 造装置。

【請求項13】 上記光はレーザ光であることを特徴とする請求項12記載の薄膜半導体素子の製造装置。

【請求項14】 プラズマCVD法により上記絶縁膜を 形成するようにしたことを特徴とする請求項9、11、

45 12または13記載の薄膜半導体素子の製造装置。

【請求項15】 上記第1の処理室は光照射用の窓を有する真空室であることを特徴とする請求項9、10または11記載の薄膜半導体素子の製造装置。

【請求項16】 上記第3の処理室は上記水素ガスの導 50 入口と上記水素ガスを励起するための電極機構とを有す

る真空室であることを特徴とする請求項10または11 記載の薄膜半導体素子の製造装置。

【請求項17】 上記電極機構は平行平板電極を有し、 上記平行平板電極のうちの上記半導体薄膜に対向する側 の電極はメッシュ電極であることを特徴とする請求項1 6 記載の薄膜半導体素子の製造装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、薄膜半導体素子の製 造方法および製造装置に関し、例えば薄膜トランジスタ (TFT) の製造に適用して好適なものである。

[0002]

【従来の技術】近年、アクティブ・マトリクス型の液晶 ディスプレイにおける画素スイッチング素子などとし 「多結晶SiTFT」という) が注目されている。この 多結晶SiTFTは、殆ど全ての場合、基板から見て活 性層の上側にゲート電極がある、いわゆるトップゲート 構造を有する。

【0003】このトップゲート構造を有する多結晶Si TFTの製造においては、基板上にプラズマCVD法に より形成された水素化アモルファスSi薄膜 (以下「a -Si: H薄膜」という) を真空中で熱や光エネルギー を用いて結晶化することにより多結晶Si薄膜に変えた 後、この多結晶Si薄膜上にゲート絶縁膜を形成するの が一般的である。従来、このゲート絶縁膜の形成は、a -Si:H薄膜を多結晶Si薄膜に変えた後に一度真空 を破ってから行っている(例えば、Extended Abstracts on SSDM, 967 (1990) および応用電子物性分科会研究報 告JSAP CatalogNo: AP902204 No. 432, 19(1990))。

【0004】一方、結晶性薄膜の欠陥を低減させる方法 としてプラズマ水素化が知られており、広く応用されて いる (IEEE, EDL vol. 10(1989)123)。

[0005]

【発明が解決しようとする課題】しかしながら、上述の ように多結晶Si薄膜形成後に一度真空を破ってしまう と、この多結晶Si薄膜の清浄な表面に水や炭化水素物 の分子が吸着して汚染されたり、ガス種との反応により 表面が変質(酸化など)してしまう。このように表面が 汚染されたり変質したりした多結晶Si薄膜上にゲート 絶縁膜を形成すると、トランジスタの性能(オン電流、 しきい値電圧、サブスレッショルド・スウィング・ファ クターなど) や信頼性 (絶縁耐圧など) および均一性 (ウェハー内特性) に悪影響が生じるという問題があっ た。

【0006】一方、結晶性薄膜の欠陥を低減させるため に上述の従来のプラズマ水素化を行うときには、特にこ の結晶性薄膜が多結晶Si薄膜の場合、その表面にSi O₂膜が形成されていると、プラズマ水素化の処理によ って、この多結晶Si薄膜の電気伝導度が大きく変化し 50 緑膜を形成する工程に移るようにしている。

てしまうことが報告されている (Mat. Res. Symp. Pro c. E5,4(1992))。すなわち、上述の従来のプラズマ水 案化法においては、レーザ結晶化法を用いて基板上に多 結晶Si薄膜を形成し、次にプラズマ水素化を行うとき 05 に基板を一旦大気中に取り出すので、このときに多結晶 Si薄膜の表面が大気にさらされて自然酸化膜が形成さ れる。そして、この状態で多結晶Si薄膜のプラズマ水 素化を行うと、図22に示すように、この多結晶Si薄 膜の電気伝導度が数桁も変化する。このような電気伝導 10 度の大きな変化は、薄膜半導体素子の特性のばらつきの 原因となり、問題である。

【0007】従って、この発明の目的は、清浄で高品質 な半導体/絶縁膜界面を形成することができることによ り、髙性能かつ髙信頼性の薄膜半導体素子を良好な均一 て、多結晶シリコン (Si) 薄膜を用いたTFT (以下 15 性で製造することができる薄膜半導体案子の製造方法お よび製造装置を提供することにある。

> 【0008】この発明の他の目的は、電気伝導度の大き な変化を生じることなく半導体薄膜を水素化することが できることにより、高性能かつ高信頼性の薄膜半導体素 20 子を良好な均一性で製造することができる薄膜半導体素 子の製造方法および製造装置を提供することにある。こ の発明の上記目的および他の目的は、本明細書の以下の 記述より明らかとなるであろう。

[0009]

【課題を解決するための手段】上記目的を達成するため に、この発明の第1の発明による薄膜半導体素子の製造 方法は、基板上に形成された半導体薄膜の少なくとも表 面層を減圧下または不活性ガス雰囲気中で溶融再結晶化 し、密熱再結晶化された半導体薄膜が形成された基板

(1) を減圧下または不活性ガス雰囲気中に保持したま ま、溶離再結晶化された半導体薄膜上に絶縁膜を形成す る工程に移るようにしている。

【0010】この発明の第2の発明による薄膜半導体素 子の製造方法は、基板上に形成された半導体薄膜の少な 35 くとも表面層を減圧下または不活性ガス雰囲気中で溶融 再結晶化し、溶融再結晶化された半導体薄膜が形成され た基板を減圧下または不活性ガス雰囲気中に保持したま ま、露腹海結晶形された半導体薄膜を水素化する工程に 移るようにしている。

【0011】この発明の第3の発明による薄膜半導体素 子の製造方法は、基板上に形成された半導体薄膜の少な くとも表面層を減圧下または不活性ガス雰囲気中で溶融 再結晶化し、溶像再結晶化された半導体薄膜が形成され た基板を減圧下または不活性ガス雰囲気中に保持したま ま、探滅再締覇犯された半導体薄膜を水素化する工程に 移り、盗触再結晶化された半導体薄膜を水素化した後、 溶放再結晶能および水素化された半導体薄膜が形成され た基板を減圧下または不活性ガス雰囲気中に保持したま ま、溶離再結晶におよび水素化された半導体薄膜上に絶

【0012】この発明の第1の発明、第2の発明および第3の発明による薄膜半導体素子の製造方法において、 半導体薄膜の容解再には、半導体薄膜にエネルギーを照射することにより行うことができる。具体的には、 このエネルギー照射は、レーザ光やランプ(赤外線ランプや紫外線ランプなど)による光などを用いて行うことができる。この発明の第1の発明、第2の発明および第3の発明による薄膜半導体素子の製造方法の好適な一実施形態においては、半導体薄膜にレーザ光を照射することにより容解再結晶にを行う。

【0013】この発明の第1の発明および第3の発明による薄膜半導体素子の製造方法において、絶縁膜の形成は、例えばCVD法により行うことができる。この発明の第1の発明および第3の発明による薄膜半導体素子の製造方法の好適な一実施形態においては、プラズマCVD法により絶縁膜を形成する。

【0014】この発明の第2の発明および第3の発明による薄膜半導体素子の製造方法においては、典型的には、経験再結晶化された半導体薄膜が形成された基板を励起された水素ガス雰囲気中に保持することにより、溶 20 融再結晶化された半導体薄膜を水素化する。

【0015】この発明の第2の発明および第3の発明による薄膜半導体素子の製造方法においては、好適には、 溶解再結晶化された半導体薄膜が形成された基板を10 mTorr以下の圧力の水素ガス雰囲気中に保持し、水 25 素ガスを電子サイクロトロン共鳴を用いて励起し、励起 された水素ガスを用いて溶解再結晶化された半導体薄膜 を水素化する。

【0016】この発明の第4の発明による薄膜半導体素子の製造装置は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、溶解再結晶化された半導体薄膜上に絶縁膜を形成するための第2の処理室とを有し、溶解再結晶形された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第1の処理室から第2の処理室に移すように構成されている。

【0017】この発明の第5の発明による薄膜半導体素子製造装置は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、溶液再結晶化された半導体薄膜を水素化するための第3の処理室とを有し、溶融再結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第1の処理室から第3の処理室に移すように構成されている。

【0018】この発明の第6の発明による薄膜半導体素子製造装置は、基板上に形成された半導体薄膜の少なくとも表面層を減圧下または不活性ガス雰囲気中で溶融再結晶化するための第1の処理室と、溶融再等体でで変更を水溶化するための第3の処理室と、溶融再

結晶化および水素化された半導体薄膜上に絶縁膜を形成するための第2の処理室とを有し、溶解与結晶化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第1の処理室から第3の処理室に移すとともに、溶解しおよび水素化された半導体薄膜が形成された基板を減圧下または不活性ガス雰囲気中に保持したまま第3の処理室から第2の処理室に移すように構成されている。

【0019】この発明の第4の発明、第5の発明および 第6の発明による薄膜半導体素子の製造装置において、 半導体薄膜の製造機能は、この発明の第1の発明、 第2の発明および第3の発明による薄膜半導体素子の製造方法と同様に、半導体薄膜にレーザ光やランプ(赤外線ランプなど)による光などを照射する 15 ことにより行うことができる。

【0020】この発明の第4の発明および第6の発明による薄膜半導体素子の製造装置において、絶縁膜の形成は、プラズマCVD法などのCVD法により行うことができる。

20 【0021】この発明の第4の発明、第5の発明および 第6の発明による薄膜半導体素子の製造装置において、 第1の処理室は、典型的には、光照射用の窓を有する真 空室である。

【0022】この発明の第4の発明および第6の発明に よる薄膜半導体素子の製造装置において、第3の処理室 は、典型的には、水素ガスの導入口と水素ガスを励起す るための電極機構とを有する真空室である。好適には、 この電極機構は平行平板電極を有し、この平行平板電極 のうちの半導体薄膜に対向する側の電極はメッシュ電極 である。

[0023]

【作用】この発明の第1の発明による薄膜半導体素子の製造方法によれば、半導体薄膜を溶解事結晶として多結晶半導体薄膜に変えた後、大気にさらすことなく、この35 多結晶半導体薄膜の清浄な表面上に絶縁膜を形成することができるので、清浄で高品質な半導体/絶縁膜界面を形成することができ、これによって高性能かつ高信頼性の薄膜半導体素子を良好な均一性で製造することができる。

40 【0024】この発明の第2の発明による薄膜半導体素 子の製造方法によれば、半導体薄膜を発起再結構化して 多結晶半導体薄膜に変えた後、大気にさらすことなく、 この多結晶半導体薄膜の表面を清浄に保ったままこの多 結晶半導体薄膜を水素化することができるので、上述の 後来のプラズマ水素化法を用いた場合に生じる電気伝導 度の異常な変化を防止することができ、これによって高 性能かつ高信頼性の薄膜半導体素子を良好な均一性で製 造することができる。

【0025】この発明の第3の発明による薄膜半導体素 50 子の製造方法によれば、半導体薄膜を溶凝膜結晶化して 多結晶半導体薄膜に変えた後、大気にさらすことなく、 この多結晶半導体薄膜の精浄な表面上への絶縁膜の形成 およびこの多結晶半導体薄膜の水素化を行うことができ るので、清浄で髙品質な半導体/絶縁膜界面を形成する ことができるとともに、上述の従来のプラズマ水素化法 05 を用いた場合に生じる電気伝導度の異常な変化を防止す ることができ、これによって高性能かつ高信頼性の薄膜 半導体素子を良好な均一性で製造することができる。

【0026】この発明の第4の発明による薄膜半導体素 子の製造装置によれば、この発明の第1の発明による薄 膜半導体素子の製造方法と同様に、清浄で高品質な半導 体/絶縁膜界面を形成することができることにより、高 性能かつ高信頼性の薄膜半導体素子を良好な均一性で製 造することができる。

【0027】この発明の第5の発明による薄膜半導体素 子の製造装置によれば、この発明の第2の発明による薄 膜半導体素子の製造方法と同様に、表面を清浄に保った まま多結晶半導体薄膜を水素化することができることに より上述の従来のプラズマ水素化法を用いた場合に生じ る電気伝導度の異常な変化を防止することができるの で、高性能かつ高信頼性の薄膜半導体素子を良好な均一 性で製造することができる。

【0028】この発明の第6の発明による薄膜半導体素 子の製造装置によれば、この発明の第3の発明による薄 体/絶縁膜界面を形成することができ、かつ表面を清浄 に保ったまま多結晶半導体薄膜を水素化することができ ることにより上述の従来のプラズマ水素化法を用いた場 合に生じる電気伝導度の異常な変化を防止することがで な均一性で製造することができる。

[0029]

【実施例】以下、この発明の実施例について図面を参照 しながら説明する。なお、実施例の全図において、同一 または対応する部分には同一の符号を付す。

【0030】まず、この発明の実施例において多結晶S i TFTの製造に使用するマルチチャンパー型の薄膜半 導体素子製造装置について説明する。

【0031】図1に示すように、この薄膜半導体素子製 造装置は、絶縁膜形成用のCVD室C,、a-Si:H 薄膜形成用のCVD室C2、レーザアニール室C3 およ びこれらの間の試料の搬送を行うロボット室C、を有す る。ロボット室C』においては、ロボットアームAによ り試料の搬送が行われる。

【0032】この場合、CVD室C₁、C₂は、ドライ ポンプP₁、ターボ分子ポンプ (TMP) P₂ およびク ライオトラップT,を有する真空排気系により真空排気 することができるようになっている。 V, ~ V。 はバル ブを示す。また、レーザアニール室C₂は、ドライポン JP_3 、TMPP,およびクライオトラップ T_2 を有す

る真空排気系により真空排気することができるようにな っている。 $V_7 \sim V_{12}$ はパルプを示す。さらに、ロボッ ト室C、は、ドライポンプP。、TMPP。およびクラ イオトラップT、を有する真空排気系により真空排気す ることができるようになっている。 V₁₃~ V₁₆はバルブ を示す。

【0033】CVD室C₁、C₂においては、本出願人 により先に提案されたリモートプラズマCVD法 (特開 平5-21393号公報)と呼ばれるプラズマCVD法 10 を用いてそれぞれ絶縁膜およびa-Si:H薄膜の形成 が行われる。これらのCVD室 C_1 、 C_2 の構成の一例 を図2に示す。図2において、SWはステンレス鋼製の 外壁、QWは石英製の外壁、UEは上部電極、LEは下 部電極、MEはメッシュ電極、QRは多数の穴(図示せ 15 ず)が形成された石英リングを示す。ここで、下部電極 LEは接地され、上部電極UEに高周波電力が印加され るようになっている。メッシュ電極MEには可変の電圧 が印加される。そして、このCVD室内でリモートプラ ズマCVDを行うには、下部電極LE上に試料、例えば 20 ガラスウェハー1を載せ、このCVD室内にSi原料と してのSiH。ガスなどを外部から導入するとともに、 形成すべき膜の種類に応じたガス(Ar、He、N 2O、O2、NH3など)を外部から石英リングQR内 に導入してその穴からCVD室内に導入し、上部電極U 膜半導体素子の製造方法と同様に、清浄で髙品質な半導 25 Eに髙周波電力を印加することによりメッシュ電極ME の上側の空間にプラズマPLを形成し、ガラスウェハー 1上に所望の膜を形成する。

【0034】レーザアニール室C、の構成の一例を図3 に示す。図3において、SWはステンレス鋼製の外壁、 きるので、高性能かつ高信頼性の薄膜半導体素子を良好 30 UEは上部電極、LEは下部電極、QRは多数の穴が形 成された石英リングを示す。上部電極UEは、直線導入 機LFにより直線移動することができるようになってい る。また、図3において、ORはOリング、Wは石英窓 を示す。そして、このレーザアニール室C。内でレーザ 35 アニールを行うには、下部電極LE上に試料、例えばガ ラスウェハー1を載せ、雰囲気として用いるガス (A r、H₂、O₂、Heなど)を外部から石英リングQR 内に導入してその穴からレーザアニール室C。内に導入 し、そのガス雰囲気中で、外部に設けられた例えばエキ 40 シマーレーザによるレーザ光Lを石英窓Wを通してガラ スウェハー1に照射する。この照射時には、直線導入機 LFにより上部電極UEを下部電極LEからずれた位置 に移動し、この上部電極UEがレーザ光しの照射の妨げ とならないようにする。

> 45 【0035】次に、上述のように構成された薄膜半導体 素子製造装置を用いて多結晶SiTFTを製造する方法 について説明する。

> 【0036】図4はこの発明の第1実施例によるnチャ ネル多結晶SiTFTの製造方法を示す。この第1実施 50 例によるnチャネル多結晶SiTFTの製造方法におい

ては、まず、図4Aに示すように、例えば超音波有機洗 浄を行った清浄なガラスウェハー1を用意する。

【0037】次に、図4Bに示すように、ガラスウェハ ー1上に通常のプラズマCVD法によりPドープのa-S i : H 薄膜 (以下「a - S i : H、P 薄膜」という) 2を形成した後、このa-Si:H、P薄膜2をフォト リソグラフィーおよびエッチングにより、チャネル部に 対応する部分が除去されるようにパターニングする。こ のエッチングは例えばドライエッチングにより行われ a-Si:H、P薄膜2の膜厚は例えば20nmであ る。

【0038】次に、図4Cに示すように、通常のプラズ マCVD法によりaーSi:H薄膜3を形成する。この a-Si:H薄膜3の膜厚は例えば20nmである。

【0039】次に、図4Dに示すように、例えばドライ エッチングによりa-Si:H、P薄膜2およびa-S i:H薄膜3をパターニングして島状化する。この状態 における平面図を図6に示す。

【0040】次に、図4Dに示すガラスウェハー1を図 1に示す薄膜半導体素子製造装置のレーザアニール室C 3内に入れ、このレーザアニール室C3内で、図4Eに 示すように、例えばエキシマーレーザによるレーザ光し をaーSi:H、P薄膜2およびaーSi:H薄膜3に 照射して溶融再結晶化により多結晶Si薄膜4に変化さ 25 せる。この際、この多結晶Si薄膜4のうちのチャネル 部となる部分以外の部分には、a-Si:H、P薄膜2 中のPがドーピングされることにより、例えばn*型の ソース領域5およびドレイン領域6が形成される。な お、レーザ光しとしては、より具体的には、例えばXe CIエキシマーレーザによるレーザ光(波長308n m) やKrFエキシマーレーザによるレーザ光 (波長2) 48 nm) などを用いることができる。

【0041】次に、図4Eに示すガラスウェハー1を、 図1に示す薄膜半導体素子製造装置のロボット室C,の ロボットアームAを用いて、大気にさらすことなく、絶 縁膜形成用のCVD室C,内に搬送する。そして、この CVD室C₁内で、図4Fに示すように、例えばSiO 2膜から成るゲート絶縁膜7をリモートプラズマCVD · 200nmである。

【0042】次に、図4Fに示すガラスウェハー1を図 1に示す薄膜半導体素子製造装置のCVD室C,から外 部に取り出した後、図4Gに示すように、ゲート絶縁膜 7の所定部分を例えばウェットエッチングにより除去し てコンタクトホール7a、7bを形成する。この状態に おける平面図を図7に示す。

【0043】次に、図4Gに示すガラスウェハー1の全 面に例えばAI膜を真空蒸着などにより形成した後、こ のA1膜を例えばウェットエッチングによりパターニン

グして、図4Hに示すように、ゲート電極8、ソース電 極9およびドレイン電極10を形成する。この状態にお ける平面図を図8に示す。なお、このA1膜の膜厚は例 えば100nmである。以上により、目的とするnチャ 05 ネル多結晶SiTFTが完成する。

【0044】以上のように、この第1実施例によれば、 図1に示す薄膜半導体素子製造装置のレーザアニール室 C。内でレーザ光Lの照射による容融再結晶化により多 結晶Si薄膜4を形成した後に、大気にさらすことなく る。この状態における平面図を図5に示す。なお、この 10 ガラスウェハー1をCVD室 C_1 内に移動し、このCV D室C₁内で多結晶Si薄膜4の精浄な表面上にゲート 絶縁膜7を形成するようにしているので、多結晶Si薄 膜4とゲート絶縁膜7との界面を精浄で高品質なものと することができる。これによって、性能(オン電流、し 15 きい値電圧、サブスレッショルド・スウィング・ファク ターなど) や信頼性 (絶縁耐圧など) および均一性 (ウ エハー内特性)に優れたnチャネル多結晶SiTFTを 実現することができる。

> 【0045】次に、この発明の第2実施例によるnチャ 20 ネル多結晶SiTFTの製造方法について説明する。図 9はこの発明の第2実施例によるnチャネル多結晶Si TFTの製造方法を示す。

【0046】この第2実施例によるnチャネル多結晶S i TFTの製造方法においては、まず、図9Aに示すよ うに、超音波有機洗浄を行った清浄なガラスウェハー1 を用意する。

【0047】次に、図9Bに示すように、ガラスウェハ ー1上に通常のプラズマCVD法によりa − S i : H、 P薄膜2を形成した後、このa-Si:H、P薄膜2を 30 フォトリソグラフィーおよび例えばドライエッチングの ようなエッチングにより、チャネル部に対応する部分が 除去されるようにパターニングする。この状態における 平面図は図5に示すと同様である。

【0048】次に、図9Bに示すガラスウェハー1を図 35 1に示す薄膜半導体素子製造装置のCVD室C。内に入 れ、このCVD室C2内で、図9Cに示すように、a-Si:H薄膜3をリモートプラズマCVD法により形成

【0049】次に、図9Cに示すガラスウェハー1を、 法により形成する。このゲート絶縁膜7の膜厚は例えば 40 図1に示す薄膜半導体素子製造装置のロボット室C4の ロボットアームAを用いて、大気にさらすことなく、レ ーザアニール室C₃内に搬送する。そして、このレーザ アニール室C,内で、図9Dに示すように、例えばエキ シマーレーザによるレーザ光Lをa-Si:H、P薄膜 45 2およびa-Si:H薄膜3に照射して溶凝再結晶化に より多結晶Si薄膜4に変化させる。この際、この多結 晶Si薄膜4のうちのチャネル部となる部分以外の部分 は、a-Si:H、P薄膜2中のPがドーピングされる ことにより、例えばn[†]型となる。

> 【0050】次に、図9Dに示すガラスウェハー1を、 50

図1に示す薄膜半導体素子製造装置のロボット室C。の ロボットアームAを用いて、大気にさらすことなく、絶 縁膜形成用のCVD室C,内に搬送する。そして、この CVD室C, 内で、図9Eに示すように、例えばSiO ₂ 膜から成るゲート絶縁膜 7 をリモートプラズマCVD 法により形成する。

【0051】次に、図9Eに示すガラスウェハー1を図 1に示す薄膜半導体素子製造装置のCVD室C₁内から 外部に取り出した後、図9下に示すように、例えばドラ イエッチングにより多結晶Si薄膜4およびゲート絶縁 10 ヤネル多結晶SiTFTを実現することができる。 膜7をパターニングして島状化する。この状態における 多結晶Si薄膜4のうちのn・型の部分がそれぞれソー ス領域5およびドレイン領域6を構成する。この状態に おける平面図は図6に示すと同様である。

【0052】次に、図9日に示すように、ゲート絶縁膜 15 7の所定部分を例えばウェットエッチングにより除去し てコンタクトホール7a、7bを形成する。この状態に おける平面図は図7に示すと同様である。

【0053】次に、図9Gに示すガラスウェハー1の全 面に例えばAl膜を真空蒸着などにより形成した後、こ のAI膜を例えばウェットエッチングによりパターニン グして、図9Hに示すように、ゲート電極8、ソース電 極9およびドレイン電極10を形成する。この状態にお ける平面図を図10に示す。

1に示す薄膜半導体素子製造装置のCVD室C₁内に入 れ、このCVD室C,内で、図9 Iに示すように、例え ばSiO₂膜から成る層間絶縁膜11をリモートプラズ マCVD法により形成する。この層間絶縁膜11によっ て、パターニングにより露出した多結晶Si薄膜4の側 壁を覆うことができ、その露出を防止することができ

【0055】次に、図9」に示すように、層間絶縁膜1 1の所定部分を例えばウェットエッチングにより除去し てコンタクトホール11a、11b、11cを形成す る。この状態における平面図を図11に示す。

【0056】次に、図9」に示すガラスウェハー1の全 面に例えばAI膜を真空蒸着などにより形成した後、こ のA1膜を例えばウェットエッチングによりパターニン グする。これによって、図9Kに示すように、目的とす る厚さおよび形状のゲート電極8、ソース電極9および ドレイン電極10が形成される。この状態における平面 図は図8に示すと同様である。以上により、目的とする nチャネル多結晶SiTFTが完成する。

【0057】以上のように、この第2実施例によれば、 a-Si: H薄膜3の形成、溶融再結晶化による多結晶 Si薄膜4の形成およびゲート絶縁膜7の形成を、それ ぞれ図1に示す薄膜半導体素子製造装置のCVD室 C₂、レーザアニール室C₃およびCVD室C₁内で、 ガラスウェハー1を途中で大気にさらすことなく行って

いるので、多結晶Si薄膜4とゲート絶縁膜7との界面 を清浄で高品質なものとすることができるとともに、a -Si:H薄膜3の表面の汚染や変質を防止してこのa - Si: H薄膜3およびa - Si: H、P薄膜2の溶融 05 再結晶化により形成される多結晶Si 薄膜4も良質なも のとすることができる。これによって、第1実施例と同 様に、性能(オン電流、しきい値電圧、サブスレッショ ルド・スウィング・ファクターなど) や信頼性 (絶縁耐 圧など) および均一性 (ウェハー内特性) に優れた n チ

【0058】ところで、半導体薄膜を多結晶半導体薄膜 にする方法としては、半導体薄膜を整盤再結晶化させる 方法と、半導体薄膜を固相成長させる方法とがある。後 者の半導体薄膜を固相成長させる方法では、大粒径の多 結晶半導体薄膜を形成することができるが、固相成長に より得られる多結晶半導体薄膜よりも溶融無結器化によ り得られる多結晶半導体薄膜の方が膜質が良いことが知 られている (例えば、IEEE Trans. Electron Devices v ol.38, 2058(1991))。従って、特性の良好なデバイスを 製造するためには、半導体薄膜を溶融再滤晶化させるの が良い。この半導体薄膜の溶熱病精晶化においては、ガ ラスウェハー上の半導体薄膜を溶融させる場合には、ガ ラスの融点が低いことにより基板全体を高温に保つこと ができないので、半導体薄膜だけを短時間加熱すること 【0054】次に、図9Hに示すガラスウェハー1を図 25 ができるエキシマーレーザなどによるレーザ光の照射が 好適に用いられる。

> 【0059】このように半導体薄膜を短時間溶融した場 合に得られる多結晶半導体薄膜中の結晶粒の粒径は、半 導体薄膜の膜厚によって制限される。また、出発物質と しての半導体薄膜が a - S i : H薄膜のように膜中に多 量の水素を含有している場合には、半導体薄膜を溶融さ せたときに爆発的に水素が放出されて膜が破壊されてし まうおそれがあるため、厚いa-Si:H薄膜ほど、多 結晶Si薄膜化するのは困難である(例えば、Extended Abstracts on SSDM, 967(1990))。このような理由によ り、例えば300℃程度の低温で、大粒径(例えば、5 Onm以上) の多結晶Si薄膜をa-Si:H薄膜から 得ることは、従来は困難であった。

【0060】この問題を解決するために、溶融させた後 40 の半導体薄膜を一度大気にさらしてから、再度、成膜お よび溶融を実行することが考えられるが、このようにし ても結晶粒の粒径を増大させることはできない。なぜな らば、このように半導体薄膜を溶融させた後に大気にさ らしてしまうと、多結晶半導体薄膜の清浄な表面に水や 45 炭化水素物の分子が吸着して表面が汚染されたり、ガス 種との反応により表面が変質(酸化など)してしまうか らである。このように汚染されたり変質したりした部分 は結晶粒界となり、結晶成長の際のバリアーとして働く ため、粒径の増大が妨げられるのである。

50 【0061】そこで、この問題を解決し、大粒径の多結

晶半導体薄膜、特に多結晶Si薄膜を形成することができる方法について図12を参照しながら説明する。

【0062】すなわち、まず、例えば超音波有機洗浄を行った清浄なガラスウェハー1を図1に示す薄膜半導体素子製造装置の $CVD \cong C_2$ 内に入れる。そして、この $CVD \cong C_2$ 内で、図12Aに示すように、ガラスウェハー1上にa-Si: H薄膜3をリモートプラズマCVD法により形成する。

【0063】次に、図12Aに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室C4のロボットアームAを用いて、大気にさらすことなく、レーザアニール室C4内に搬送する。そして、このレーザアニール室C3内で、図12Bに示すように、例えばエキシマーレーザによるレーザ光Lをa-Si:H薄膜3に照射して溶解再により多結晶Si薄膜4に変化させる。符号4aは多結晶Si薄膜4中の結晶粒を示す。

【0064】次に、図12Bに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室C $_4$ のロボットアームAを用いて、大気にさらすことなく、再びCVD室C $_2$ 内に入れる。そして、このCVD室C $_2$ 内で、図12Cに示すように、多結晶Si薄膜4上にa-Si:H薄膜3をリモートプラズマCVD法によりに形成する。

【0065】次に、図12Cに示すガラスウェハー1を、図1に示す薄膜半導体素子製造装置のロボット室C4のロボットアームAを用いて、大気にさらすことなく、再びレーザアニール室C3内で、図12Dに示すように、例えばエキシマーレーザによるレーザ光Lをa-Si: H薄膜3および多結晶Si薄膜4に照射して溶融再結晶化を行わせる。これによって、図12Bに示す多結晶Si薄膜4に比べて厚く、結晶粒4aの粒径も大きい多結晶Si薄膜4が形成される。

【0066】以上のようなa-Si:H薄膜3の形成とレーザ光Lによる溶解再活品化とを必要な回数だけ繰り返すことにより、大粒径の多結晶Si薄膜4を得ることができる。

【0067】この発明の第3実施例においては、上述のような大粒径の多結晶Si薄膜を形成する方法を用いてnチャネル多結晶SiTFTを製造する。

【0068】この第3実施例によるnチャネル多結晶SiTFTの製造方法においては、第2実施例によるnチャネル多結晶SiTFTの製造方法における図9Bに示す工程までプロセスを進めた後、図1に示す薄膜半導体素子製造装置を用いて、図9Cに示すa-SI:H薄膜3の形成と図9Dに示すレーザ光Lによる溶験表類がとを必要な回数だけ繰り返すことにより、十分に大粒径の多結晶Si薄膜4を形成する。例えば、a-Si:H、P薄膜2の膜厚を20nm、一回のリモートプラズ

マCVDにより形成されるa-Si: H薄膜3の膜厚を20nmとし、a-Si: H薄膜3の形成およびその後の経験が進化を3回繰り返した場合には、膜厚が80nm、従って結晶粒4aの粒径が80nm程度と大粒径の5の多結晶Si薄膜4を形成することができる。

【0069】次に、このようにして大粒径化された多結晶Si薄膜4が形成されたガラスウェハー1を、図1に示す薄膜半導体素子製造装置のレーザアニール室C。からCVD室C,に大気にさらすことなく搬送する。そして、このCVD室C,内で、図9Eに示すと同様に、多結晶Si薄膜4の清浄な表面上にゲート絶縁膜7を形成する。この後、図9F~図9Kと同様にプロセスを進め、目的とするnチャネル多結晶SiTFTを完成させる。

15 【0070】以上のように、この第3実施例によれば、 第2実施例によるnチャネル多結晶SiTFTの製造プロセスに、図12に示す多結晶Si薄膜の大粒径化のプロセスを加えていることにより、特に電界効果移動度が 例えば50cm²/V・s以上と高い高性能のnチャネ 20 ル多結晶SiTFTを実現することができる。

【0071】次に、この発明の第4実施例について説明する。図13はこの第4実施例において用いる薄膜半導体素子製造装置を示す。図13に示すように、この薄膜半導体素子製造装置は、レーザ光Lの照射用の窓Wを有 するレーザアニール室 C_3 と、外部から導入される水素(H_2)をプラズマ化するための互いに対向した上部電極UE 、および下部電極LE、を有する水素化室 C_5 とを有し、これらのレーザアニール室 C_3 および水素化室 C_5 が、図示省略した真空搬送系を介して結合された構 30 成を有する。これらのレーザアニール室 C_3 および水素化室 C_5 は、それぞれ図示省略した真空排気系により例えば 2×10^{-7} Torr程度の圧力に真空排気可能となっている。

【0072】このように構成された図13に示す薄膜半35 導体素子製造装置によれば、まず、あらかじめ例えばa ーSi: H薄膜3が形成されたガラスウェハー1をレーザアニール室 C_3 内で、石英窓Wを介してa ーSi: H薄膜3にレーザ光しを照射して経想再結晶により多結晶Si薄膜4を形40 成した後、真空を破ることなく、ガラスウェハー1を水素化室 C_5 内に搬送する。そして、この水素化室 C_5 内で、上部電極UE´に高周波電力を印加することによりこの上部電極UE´と下部電極LE´との間に発生された水素プラズマにより、上述の影響表記ににより得ら45 れた多結晶Si薄膜4のプラズマ水素化を行う。

【0073】図14は上述のようにして溶解技術にお よびプラズマ水素化を行うことにより得られた厚さ20 nmの多結晶Si薄膜4の暗伝導度および光伝導度のプ ラズマ水素化時の水素ガス圧力依存性を測定した結果を 50 示す。ただし、プラズマ水素化の条件は、水素ガス流量 100sccm、温度270℃、高周波電力5Wおよび水素化時間30秒である。また、図15は上述のようにして経過無益におよびプラズマ水素化を行うことにより得られた厚さ20nmの多結晶Si薄膜4の暗伝導度および光伝導度のプラズマ水素化時の水素化時間依存性を測定した結果を示す。ただし、プラズマ水素化の条件は、水素ガス流量100sccm、温度270℃、高周波電力5Wおよび水素ガス圧力0.5Torrである。

【0074】図14からわかるように、水素ガス圧力が約0.5Torr以上で光伝導度が大きくなっており、このことからレーザ光上による解析機構像の際に多結晶Si薄膜4中に発生した欠陥が減少していることが確認された。また、図15からわかるように、水素化時間は約30秒以上であれば、良好なプラズマ水素化を行うことができる。さらに、図14および図15に示す特性には、図22に示したような電気伝導度の異常な変化は見られないことから、安定した水素化が行われたことがわかる。これは、上述のような真空中一質プロセスにより、表面が清浄に保たれたまま多結晶Si薄膜4のプラズマ水素化が行われたことを示す。

【0075】以上のように、この第4実施例によれば、レーザアニール室 C_s 内でa-Si:H薄膜3の溶融再結晶化を行った後、これにより得られた多結晶Si薄膜4の表面を清浄に保ったまま水素化室 C_s 内でこの多結晶Si薄膜4のプラズマ水素化を行うことができるので、すでに述べた従来のプラズマ水素化法を用いた場合に生じる多結晶Si 薄膜4の電気伝導度の異常な変化をなくすことができる。そして、この多結晶Si 薄膜4を用いてTFTなどの薄膜半導体素子を形成することにより、薄膜半導体素子の特性のばらつきを抑えることができる。

【0076】次に、この発明の第5実施例について説明する。図16はこの第5実施例において用いる薄膜半導体素子製造装置を示す。図16に示すように、この薄膜半導体素子製造装置は、レーザアニール室と水素化室とが一体化された単一のレーザアニールおよび水素化室C。を有する。このレーザアニールおよび水素化室C。は、図示省略した真空排気系により例えば2×10⁷ Torr程度の圧力に真空排気可能になっている。このレーザアニールおよび水素化室C。においては、図示省略した直線導入機により図16中左右方向に移動可能なプラズマ放電用の上部電極UE"が設けられている。図示は省略するが、この場合、ガラスウェハー1は下部電極上に置かれている。なお、このレーザアニールおよび水素化室C。は、より具体的には、図3に示すレーザアニール室C、と同様に構成することができる。

【0077】このように構成された図16に示す薄膜半 導体素子製造装置によれば、レーザアニールおよび水素 化室C。内で、まず、上部電極UE"をガラスウェハー 1の上方から外れた位置に移動させた状態で、ガラスウ 50

ェハー1上にあらかじめ形成された例えば a - S i : H 薄膜 3 に石英窓Wを介してレーザ光Lを照射して溶融再 結晶化を行う。次に、上部電極UE"をガラスウェハー 1 の上方に移動させた後、レーザアニールおよび水素化 室C。内に水素ガスを導入する。次に、この上部電極U E"に高周波電力を印加することにより水素ガスのプラ ズマ放電を起こさせ、上述の溶解無法指化により形成さ れた多結晶S i 薄膜のプラズマ水素化を行う。

【0078】この第5実施例によっても、第4実施例と 同様に、a-Si:H薄膜3の溶液再類器を行った 後、これにより得られる多結晶Si薄膜の表面を清浄に 保ったままこの多結晶Si薄膜のプラズマ水素化を行う ことができるので、この多結晶Si薄膜の電気伝導度の 異常な変化が生じるのを防止することができる。

15 【0079】次に、この発明の第6実施例について説明する。図17はこの第6実施例において用いる薄膜半導体素子製造装置を示す。図17に示すように、この薄膜半導体素子製造装置は、水素化室C5内の下部電極がメッシュ電極ME~となっており、上部電極UE~とこの メッシュ電極ME~との間に水素プラズマPL~を発生させることができるようになっている。その他の構成は第4実施例において用いた図13に示す薄膜半導体素子製造装置と同様であるので、説明を省略する。

【0080】このように構成された図17に示す薄膜半25 導体素子製造装置によれば、まず、レーザアニール室C $_3$ 内で、ガラスウェハー1上のa-S i:H 薄膜3にレーザ光しを照射して溶解再結晶化を行った後、真空を破ることなくガラスウェハー1を水素化室C $_5$ 内に搬送し、この水素化室C $_5$ 内で、上部電極UE $^{'}$ およびメッシュ電極ME間に発生された水素プラズマにより、上述の溶解与精晶化により得られた多結晶S $_1$ 薄膜4のリモートプラズマ水素化を行う。

「【0082】次に、この発明の第7実施例について説明する。図18はこの第7実施例において用いる薄膜半導体素子製造装置を示す。図18に示すように、この薄膜半導体素子製造装置は、電子サイクロトロン共鳴(ECR)を利用して水素プラズマを発生させるプラズマガンPGを有し、このプラズマガンPGにより発生される水

索プラズマによりプラズマ水素化を行う水素化室C。を 有する。MGは電磁石を示す。その他の構成は第4実施 例において用いた図13に示す薄膜半導体素子製造装置 と同様であるので、説明を省略する。

【0083】このように構成された図18に示す薄膜半導体素子製造装置によれば、まず、レーザアニール室C。内で、ガラスウェハー1上にあらかじめ形成されたaーSi: H薄膜3にレーザ光Lを照射してを使用 またを行った後、真空を破ることなくガラスウェハー1を水素化室C。内に搬送し、この水素化室C。内で、プラズマガンPGにより発生された水素プラズマにより、上述の整度 結晶化により得られた多結晶Si薄膜4のプラズマ水素化を行う。

【0084】この第7実施例によれば、第4実施例と同様に、多結晶Si薄膜4のプラズマ水素化により電気伝導度の異常な変化が生じるのを防止することができるほか、次のような利点も得ることができる。すなわち、この第7実施例においては、水素プラズマを発生させるために、マイクロ波による励起と電磁石MGによる共鳴現象とを用いたECRを利用して水素ガスの励起を行っているので、水素ガスの励起効率を高くすることができ、これによってプラズマ水素化を高い効率で行うことができる。また、このようにECRを利用してプラズマ水素化を行うことにより、通常のプラズマ水素化法では実現することが困難な、10mTorr以下の低圧力下でのプラズマ水素化が可能である。

【0085】次に、この発明の第8実施例について説明する。図19はこの第8実施例において用いる薄膜半導体素子製造装置を示す。図19に示すように、この薄膜半導体素子製造装置は、第6実施例において用いた図17に示す薄膜半導体素子製造装置の水素化室 C_{δ} に、絶縁膜を形成するためのCVD室 C_{1} が、図示省略した真空搬送系を介してさらに結合された構成を有する。このCVD室 C_{1} においては、下部電極はメッシュ電極MEにより構成されている。そして、このCVD室 C_{1} 内に絶縁膜の形成に必要なガスを導入し、上部電極UEに高周波電力を印加してこの上部電極UEとメッシュ電極MEとの間にプラズマを発生させることによりリモートプラズマCVDが行われるようになっている。

【0086】このように構成された図19に示す薄膜半導体素子製造装置によれば、まず、レーザアニール室C。内で、ガラスウェハー1上にあらかじめ形成された。一Si:H៊៊៊៊៊៊៊្ឫ ストーザ光しを照射して整体再構造化を行った後、真空を破ることなくガラスウェハー1を水素化室C。内に搬送し、この水素化室C。内で、上部電極UE だよびメッシュ電極ME 間に発生された水素プラズマにより、上述の容量が構造化により得られた多結晶Si៊៊៊៊៊៊្ឫ スウェハー1をCVD室C。内に搬送し、このCVD室C,内で、上部電極UEお

よびメッシュ電極ME間に発生されたプラズマを用いて 多結晶Si薄膜4上にリモートプラズマCVD法により 例えばSiO,膜12を形成する。

【0087】この第8実施例によれば、a-Si:H薄 05 膜3の容無 無過を行った後にこれにより得られる多結晶Si薄膜4の表面を清浄に保ったままこの多結晶Si薄膜4のプラズマ水素化を行うことができるとともに、プラズマ水素化を行った多結晶Si薄膜4の表面を清浄に保ったままこの多結晶Si薄膜4上にSiO2 膜 10 12を形成することができるので、プラズマ水素化により多結晶Si薄膜4の電気伝導度の異常な変化が生じるのを防止することができるとともに、清浄で高品質な多結晶Si薄膜/SiO2 膜界面を形成することができる。

15 【0088】図20はこの発明の第9実施例によるpチャネル多結晶SiTFTの製造方法を示す。

【0089】この第9実施例によるpチャネル多結晶SiTFTの製造方法においては、まず、図20Aに示すように、例えば超音波有機洗浄を行った清浄なガラスウ20 エハー1を用意する。

【0090】次に、図20Bに示すように、ガラスウェハー1上に通常のプラズマCVD法によりBドープのaーSi:H薄膜(以下「aーSi:H、B薄膜」という)13を形成し、このaーSi:H、B薄膜13をフォトリソグラフィーおよびエッチングにより、チャネル部に対応する部分が除去されるようにパターニングする。

【0091】次に、図20Cに示すように、通常のプラ ズマCVD法によりa-Si:H薄膜3を形成する。

【OO93】次に、図20Dに示すガラスウェハー1を

【0092】次に、図20Dに示すように、例えばドライエッチングによりa-Si:H、B薄膜13およびa-Si:H薄膜3をバターニングして島状化する。

図19に示す薄膜半導体素子製造装置のレーザアニール35 室C,内に入れ、このレーザアニール室C,内で、図20Eに示すように、例えばエキシマーレーザによるレーザ光LをaーSi:H、B薄膜13およびaーSi:H 薄膜3に照射して溶解再発展化により多結晶Si薄膜4に変化させる。この際、この多結晶Si薄膜4のうちの40チャネル部となる部分以外の部分には、aーSi:H、

0 テャイル師となる部分以外の部分には、a - 51: ft、 B薄膜13中のBがドーピングされることにより、例えばp*型のソース領域14およびドレイン領域15が形成される。ここで、レーザ光Lとしては、より具体的には、例えばXeClエキシマーレーザによるレーザ光

45 (波長308nm) やKrFエキシマーレーザによるレーザ光 (波長248nm) などを用いることができる。 【0094】上述のようにして経歴再結晶化により多結晶Si薄膜4を形成した後、レーザアニール室C₃内において、上部電極UEをガラスウェハー1の上方に移動 させる。次に、レーザアニール室C。内に水素ガスを導

入した後、上部電極UEに高周波電力を印加して放電を 起こさせることにより水素プラズマを形成し、これによ って多結晶Si薄膜4のプラズマ水素化を行う。

【0095】次に、図20Eに示すガラスウェハー1 を、真空を破ることなく、すなわち大気にさらすことな 05 く、図19に示す薄膜半導体素子製造装置の絶縁膜形成 用のCVD室C、内に搬送する。そして、このCVD室 C,内で、図20Fに示すように、例えばSiO。膜か ら成るゲート絶縁膜7をリモートプラズマCVD法によ り形成する。

【0096】次に、図20Fに示すガラスウェハー1を 図19に示す薄膜半導体素子製造装置のCVD室C,か ら外部に取り出した後、図20Gに示すように、ゲート 絶縁膜7の所定部分を例えばウェットエッチングにより 除去してコンタクトホール7a、7bを形成する。

【0097】次に、図20Gに示すガラスウェハー1の 全面に例えばAI膜を真空蒸着などにより形成した後、 このA1膜を例えばウェットエッチングによりパターニ ングして、図20Hに示すように、ゲート電極8、ソー のAI膜の膜厚は例えば100nmである。以上によ り、目的とするpチャネル多結晶SiTFTが完成す る。

【0098】図21は上述のようにして製造されたpチ ャネル多結晶SiTFTのドレイン電流ーゲート電圧特 性を測定した結果を示す。ただし、このpチャネル多結 晶SiTFTのゲート幅は20μm、ゲート長は10μ m、ゲート絶縁膜2を構成するSiO。膜の厚さは12 0 n m であり、ドレイン電圧は1 V である。図20から わかるように、多結晶S1薄膜4のプラズマ水素化によ り電気伝導度の異常な変化が起こらないため、しきい値 電圧が約-1.8 Vと小さい、良好な特性が得られてい

【0099】以上、この発明の実施例について具体的に 説明したが、この発明は、上述の実施例に限定されるも のではなく、この発明の技術的思想に基づく各種の変形 が可能である。

【0100】例えば、図1に示す薄膜半導体素子製造装 置は処理室としてCVD室C, 、CVD室C, およびレ ーザアニール室C、を有しているが、これらに加えて、 例えば、化学的表面処理を行う処理室やCVD法以外の 方法による成膜室を設けてもよい。ここで、化学的表面 処理とは、プラズマ水素化などのプラズマ処理、ガスフ ロー処理、光処理などをいう。また、CVD法以外の方 法による成膜室とは、スパッター室や蒸着室などをい う。

【0101】また、例えば、図1に示す薄膜半導体素子 製造装置に、プラズマ重合などによりフォトレジストを 形成するフォトレジスト形成室、フォトレジスト露光室 およびフォトレジストの露光領域または非露光領域を選 50 明するための断面図である。

択に除去し、あるいは露光の有無にかかわらずフォトレ ジスト全体を除去するフォトレジスト除去室を追加すれ ば、上述の実施例における各種のパターニングを行う際 に用いられるフォトレジストパターンの形成およびその 除去も、ガラスウェハー1を大気にさらすことなく、連 統的に行うことができる。さらに、これに加えて、a-Si:H、P薄膜を形成するCVD室、エッチング室お よびA1膜の蒸着室を設ければ、製造途中でガラスウェ ハー1を大気にさらすことなく、多結晶SiTFTを製 10 造することも可能である。

【0102】なお、例えば、一つの処理室に複数の処理 機能を持たせ、この処理室内で連続的に複数の処理を行 うようにしてもよい。第5実施例において用いた図16 に示す薄膜半導体素子製造装置はその一例であるが、こ 15 れ以外に、例えば、図1に示す薄膜半導体素子製造装置 におけるレーザアニール室C、とCVD室C、との両機 能を併せ持つ一つの処理室内で、レーザアニールと絶縁 膜の形成とを連続的に行うようにしてもよい。

【0103】また、この発明は、Si薄膜以外の各種半 ス電極9およびドレイン電極10を形成する。なお、こ 20 導体薄膜を用いた薄膜半導体素子の製造に適用すること が可能である。

[0104]

【発明の効果】以上説明したように、この発明によれ ば、清浄で高品質の半導体/絶縁膜界面を形成すること 25 ができることにより、高性能かつ高信頼性の薄膜半導体 素子を良好な均一性で製造することができる。

【0105】また、この発明によれば、表面を清浄に保 ったまま多結晶半導体薄膜の水素化を行うことができる ことにより、高性能の薄膜半導体素子を良好な均一性で 30 製造することができる。

【図面の簡単な説明】

【図1】この発明の実施例において用いられるマルチチ ャンバー型の薄膜半導体素子製造装置を示す略線図であ

【図2】図1に示す薄膜半導体素子製造装置のCVD室 35 の構成の一例を示す断面図である。

【図3】図1に示す薄膜半導体素子製造装置のレーザア ニール室の構成の一例を示す断面図である。

【図4】この発明の第1実施例によるnチャネル多結晶 40 SiTFTの製造方法を説明するための断面図である。

【図5】図4Bに示す状態に対応する平面図である。

【図6】図4Dに示す状態に対応する平面図である。

【図7】図4Gに示す状態に対応する平面図である。

【図8】図4Hに示す状態に対応する平面図である。

【図9】この発明の第2実施例によるnチャネル多結晶 45 SiTFTの製造方法を説明するための断面図である。

【図10】図9Hに示す状態に対応する平面図である。

【図11】図9」に示す状態に対応する平面図である。

【図12】大粒径の多結晶Si薄膜を形成する方法を説

【図13】この発明の第4実施例において用いられる薄 膜半導体素子製造装置を示す路線図である。

【図14】この発明の第4実施例において溶融再結晶化 およびプラズマ水素化を行うことにより形成された多結 時の水素ガス圧力依存性の測定結果の一例を示すグラフ である。

【図15】この発明の第4実施例において探観再結晶化 およびプラズマ水素化を行うことにより形成された多結 晶Si 薄膜の暗伝導度および光伝導度のプラズマ水素化 時の水素化時間依存性の測定結果の一例を示すグラフで ある。

【図16】この発明の第5実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図17】この発明の第6実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図18】この発明の第7実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図19】この発明の第8実施例において用いられる薄 膜半導体素子製造装置を示す略線図である。

【図20】この発明の第9実施例による p チャネル多結 晶SITFTの製造方法を説明するための断面図であ る。

【図21】この発明の第9実施例により製造されたpチ

ャネル多結晶SITFTのドレイン電流-ゲート電圧特 性の測定結果の一例を示すグラフである。

【図22】レーザ光の照射によりa-Si: H薄膜の溶 融再結晶化を行った後に一旦真空を破ってからプラズマ 晶Si薄膜の暗伝導度および光伝導度のプラズマ水素化 05 水素化を行うことにより形成された多結晶Si薄膜の暗 伝導度および光伝導度のプラズマ水素化時の水素化時間 依存性の測定結果の一例を示すグラフである。

【符号の説明】

C₁、C₂ CVD室

C₃ レーザアニール室

ロボット室 C.

C。 水素化室

レーザアニールおよび水素化室

1 ガラスウェハー

15 2 a-Si:H、P薄膜

a-Si:H薄膜

L レーザ光

多結晶S1薄膜

4 a 結晶粒


ソース領域 20 5

6 ドレイン領域


7 ゲート絶縁膜


13 a-Si:H、B薄膜


【図2】





[図3]











フロントページの続き

(51) Int. Cl. 6

識別記号 广内整理番号

Z

FΙ

技術表示箇所

HO1L 21/324

21/336

(72)発明者 香野 淳

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 関谷 光信

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 金谷 康弘 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (72)発明者 矢野 三千久 東京都品川区北品川 6 丁目 7番35号 ソニ 一株式会社内